Desain Rangkaian Sampling And Hold Menggunakan Op-Amp

Dalam elektronik, rangkaian Sample dan Hold (S&H) yakni perangkat analog yang dipakai untuk mengambil tegangan dari sinyal analog yang terus berubah dan mengunci nilainya pada tingkat yang stabil untuk periode waktu paling tidak tertentu. Rangkaian ini yakni perangkat memori analog dasar.

Mereka umumnya dipakai dalam ADC (konverter analog-ke-digital) untuk menetralisir perbedaan dalam sinyal input yang sanggup menghancurkan proses perubahan. Rangkaian khas samping and hold menyimpan muatan listrik dalam kapasitor dan menahan setidaknya satu perangkat pengalih menyerupai sakelar transistor pengaruh medan dan umumnya satu Op-amp (penguat operasional).

Untuk sampling sinyal input daya, sakelar menyatukan kapasitor ke output daya dari penguat Buffer. Penguat (Amplifier) ini menguatkan kapasitor sehingga tegangan melintasi kapasitor nyaris sama, atau seimbang dengan tegangan input.

Dalam bentuk hold (tahan), sakelar memisahkan kapasitor dari buffer. Kapasitor senantiasa dilepaskan oleh arus keluar sendiri dan arus beban bermanfaat, yang menciptakan rangkaian intinya tidak stabil, tetapi penurunan tegangan dalam waktu penahanan tertentu tetap dalam margin kesalahan yang sesuai.

Apa itu Rangkaian Sampling and Hold?

Rangkaian sampling and hold yakni rangkaian elektronik yang menciptakan contoh-contoh tegangan yang diberikan kepadanya selaku informasi, dan sejak di saat itu, ia memegang sample-sample ini untuk "waktu positif".

Waktu di mana rangkaian sampling and hold menciptakan sample sinyal input daya disebut "sampling time". Sejalan dengan itu, panjang waktu rangkaian di mana ia memegang nilai sample disebut "holding time".

 yakni perangkat analog yang dipakai untuk mengambil tegangan dari sinyal analog yang t Desain Rangkaian Sampling and Hold menggunakan Op-Amp

Secara umum, waktu pengambilan sample yakni antara 1 μs-14 μs beberapa waktu holding sanggup menghendaki nilai apa pun yang diinginkan dalam aplikasi. Tidak salah untuk menyatakan bahwa kapasitor yakni inti dari rangkaian sampling and hold.

Ini sebab kapasitor yang dipamerkan di dalamnya mengisi ke nilai puncaknya di saat sakelar dibuka, yakni selama pengambilan sampling and hold tegangan yang diperiksa di saat sakelar dimatikan.

Diagram Rangkaian Sampling and Hold 

Diagram rangkaian di bawah ini menyediakan rangkaian sampling and hold dengan pinjaman Op-Amp. Jelas dari diagram rangkaian bahwa dua Op-amp dihubungkan lewat suatu sakelar.

Ketika sakelar dikunci, tata cara pengambilan sample akan timbul di dalam gambar dan di saat sakelar tidak dikunci, hasil akhirnya akan tetap ada. Kapasitor yang bersekutu dengan Op-amp kedua hanyalah kapasitor holding.

 yakni perangkat analog yang dipakai untuk mengambil tegangan dari sinyal analog yang t Desain Rangkaian Sampling and Hold menggunakan Op-Amp

Dengan menggunakan sampling ini dan menahan rangkaian kita sanggup mendapat sample dari sinyal analog, dibarengi oleh kapasitor. Ini memegang sample-sample ini untuk waktu tertentu. Sebagai akibatnya, sinyal stabil dihasilkan, ini sanggup diubah menjadi sinyal digital dengan pinjaman ADC (konverter Analog ke Digital).

Prinsip Kerja Rangkaian Sampling dan Hold

Prinsip kerja rangkaian ini sanggup dimengerti dengan mudah menggunakan komponen-komponennya yang bekerja. Komponen utama untuk membangun sampling and hold rangkaian tergolong tipe N-channel Enhancement MOSFET, Kapasitor, dan Op-amp (penguat operasional) akurasi tinggi.

Sebagai elemen switching, MOSFET Enhancement channel-N digunakan. Tegangan input diberikan lewat terminal drainnya dan tegangan kendali juga diberikan lewat terminal gate-nya. Ketika +ve pulsa tegangan kendali diterapkan, MOSFET akan diaktifkan.

Dan itu berfungsi selaku sakelar tertutup. Sebaliknya, di saat tegangan kendali tidak ada maka MOSFET akan dinonaktifkan dan melakukan pekerjaan selaku sakelar terbuka.

 yakni perangkat analog yang dipakai untuk mengambil tegangan dari sinyal analog yang t Desain Rangkaian Sampling and Hold menggunakan Op-Amp

Ketika MOSFET melakukan pekerjaan selaku sakelar tertutup, sinyal analog yang diberikan kepadanya lewat terminal drain akan diumpankan ke kapasitor. Kemudian kapasitor akan mengisi ke nilai puncaknya.

Ketika sakelar dilepaskan, maka kapasitor menghentikan pengisian. Karena Op-amp impedansi tinggi yang terhubung pada ujung rangkaian, kapasitor akan mengenali impedansi tinggi sebab ini tidak sanggup dilepaskan

Ini mengarahkan ke penahanan muatan oleh kapasitor untuk jumlah waktu yang tepat. Ini sanggup disebut selaku "periode holding". Dan waktu di mana sampling tegangan input daya dibuat disebut "periode sampling". Output daya diproses oleh Op-amp selama periode holding. Jadi, periode holding memiliki implikasi untuk Op-Amp.

Input dan Output Gelombang

Bentuk gelombang rangkaian sampling and hold menyerupai yang diterangkan dalam diagram berikut. Jelas dari bentuk gelombang rangkaian, bahwa selama periode ON apa yang hendak menjadi tegangan pada output daya. Selama periode OFF, tegangan yang ada pada output daya Op-amp.

 yakni perangkat analog yang dipakai untuk mengambil tegangan dari sinyal analog yang t Desain Rangkaian Sampling and Hold menggunakan Op-Amp

Aplikasi Rangkaian Sampling and Hold

Aplikasi rangkaian sampling and hold termasuk yang berikut ini
  • Sampling Osiloskop
  • Sistem Distribusi Data
  • Voltmeter Digital
  • Pemrosesan Sinyal Analog
  • Filter Konstruksi Sinyal
  • Sistem Konversi Data
Jadi, ini semua tentang rangkaian sampling and hold. Secara sederhana, rangkaian ini menciptakan sampling dari sinyal input daya analog dan menyimpan nilai sample terkini untuk waktu yang sempurna dan mereplikasinya pada output daya. Kami harap Anda mendapat pengertian yang lebih baik tentang rancangan ini.